问答题
为什么综合以后还可以用Verilog进行仿真？
通过综合以后产生的是门级结构，而门级结构再经过Verilog仿真测试验证其正确性。
问答题 综合生成的是不是真实的电路？若不是，还需要哪些步骤才能真正成为具体的电路？
问答题 什么是综合？是否任何符合语法的VerilogHDL程序都可以综合？
问答题 为什么说VerilogHDL的语言结构可以支持构成任意复杂的数字逻辑系统？
