填空题
Verilog HDL很好地支持了“自顶向下”的设计理念，即，复杂任务分解成的小模块完成后，可以通过（）的方式，将系统组装起来。
调用（也称例化）
填空题 VerilogHDL提供了标准的系统任务，用于常用的操作。如显示、文件输入/输出等，系统函数前都有一个标志符（）加以确认。
填空题 VerilogHDL中的always语句中的语句是（）语句。
填空题 在verilogHDL的always块本身是（）语句。
