填空题
Verilog HDL提供了标准的系统任务，用于常用的操作。如显示、文件输入/输出等，系统函数前都有一个标志符（）加以确认。
$
填空题 VerilogHDL中的always语句中的语句是（）语句。
填空题 在verilogHDL的always块本身是（）语句。
填空题 VerilogHDL是在（）年正式推出的。
