填空题 （）是描述数据在寄存器之间流动和处理的过程。

填空题 FPGA/CPLD设计流程为：原理图/HDL文本输入→（）→综合→适配→（）→编程下载→硬件测试。

填空题 VerilogHDL常用两大数据类型：（）、（）。