填空题
FPGA/CPLD设计流程为：原理图/HDL文本输入→（）→综合→适配→（）→编程下载→硬件测试。
功能仿真；时序仿真
填空题 VerilogHDL常用两大数据类型：（）、（）。
填空题 VerilogHDL中的端口类型有三类：（）、（）、输入/输出端口。
填空题 有限状态机可分为（）状态机和（）状态机两类。
