问答题
用Verilog-HDL来描述乘法器。
问答题 用verilog语言设计数据比较器。
问答题 用verilog语言编写一个4选1多路选择器。
问答题 用verilog语言编写一个二进制半减器。