问答题 用verilog语言编写一个4选1多路选择器。

问答题 用verilog语言编写一个二进制半减器。

问答题 用verilog中case语句设计一个3‐8译码器。