多项选择题
属于Verilog HDL关键字/内部保留字的有()。
A.moduleB.beginC.cntD.or
多项选择题 下列属于合法标识符的有()。
单项选择题 ()是将电路模块的逻辑描述文件根据选定的FPGA器件类型的结构和约束条件进行编译、优化和转换,生成可实现的门级电路的网表文件。
单项选择题 关于ModelSim功能仿真说法错误的是()。