单项选择题
在Verilog HDL的逻辑运算中，设A=8’b11010001，B=8’b00011001，则表达式“A&B”的结果为（）。
A.8’b00010001 B.8’b11011001 C.8’b11001000 D.8’b00110111
单项选择题 IP核在EDA技术和开发中具有十分重要的地位，IP是指（）。
单项选择题 用VerilogHDL的assign语句建模的方法一般称为（）方法。
单项选择题 任VerilogHDL的端口声明语句中，用（）关键字声明端口为双向端口。
