问答题
简述信号与变量的区别。
信号延时赋值，变量立即赋值 信号的代入使用<=，变量的代入使用：=； 信号在实际的硬件当中有对应的连线，变量没有
问答题 简述VHDL程序的基本结构。
判断题 若某变量被定义为数值型变量，未赋初始值时默认值为‘0’。
判断题 CONSTANT T2：std_logic <= ’0’;
