问答题
确定组合逻辑延时最小的尺寸。如图所示，它代表一个复杂逻辑电路的关键路径，输出负载是一个电容，为第一级输入电容的5倍，所以路径 等效扇出F=CL/Cg1=5 。
问答题 画出两输入NAND门的等效RC模型。
问答题 对PDN、PUN以及综合的们进行详细的分析。
问答题 一个0.25um CMOS反相器延时，利用推导公式，计算tpHL和tpLH。
