单项选择题
在Verilog HDL中,错误的整数表示是()。
A.15B.4’2000C.32’hffD.’b1011_0101
单项选择题 ModelSim SE进行Verilog HDL仿真验证非必须的仿真库是()。
单项选择题 下列不符合可综合设计的描述方法()。
单项选择题 关于always语句说法不正确的是()。