问答题
用图形法将下面具有约束条件的函数化简成为最简与或式，约束条件：AB+AC=0，F（A，B，C，D）=∑m（0，1，2，3，4，5，6）
判断题 同步电路与异步电路相比，其结构简单速度较慢。
填空题 要扩展成8K×8的RAM，需要用1K×4的RAM（）片。
填空题 CMOS逻辑电路中，若VIO=5V，电路的噪声容限UN可达（）
