单项选择题
最适合做开关级建模的语言是（）。
A.VHDLB.SystemCC.SystemVerilogD.Verilog HDL
单项选择题 Xilinx FPGA芯片的核心资源不包括（）。
单项选择题 下列哪种码不属于BCD码？（）
单项选择题 下列哪个不是组合电路中的always块的使用原则？（）
