问答题 试画出下列版图的电路原理图

问答题 设1μmCMOS工艺的参数为：栅氧化层厚度35nm，栅氧化层介电常数ε0εox为3.45x10-13F/cm，电子迁移率500cm2/V.s空穴迁移率200cm2/V.s，阈值电压Vtn=-Vtp=0.8V晶体管最小栅宽3μm，电源电压3V，有两个反相器相连（栅长相等），前一级为最小尺寸，后一级宽长比为前一级的3倍，驱动的负载CL=10fF，试求反相器链的延迟时间。

问答题 画出用多米诺逻辑实现X=AB+C，Y=XD的电路图，并根据下图的输入画出X，Y的波形（不考虑延迟）。