问答题
如果组合逻辑的输入端信号变化非常快，其输出端的逻辑关系能否正确？变化快到什么程度以后，就没有正确的输出？如果还有正确输出，但时间片段很少，有什么办法可以加长正确输出的时间片？
其输出端的逻辑关系不能确定是否正确。当快到比确定下一个状态所使用的组合电路的延迟都快，就没有正确的输出。......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
问答题 利用数字电路的基本知识解释，为什么说即使组合逻辑的输出端的所有信号同时变化，其输出端的各个信号不可能同时达到新的值？各个信号变化快慢有什么决定？
问答题 详细解释为什么采用流水线的办法可以显著提高层次多的复杂组合逻辑的运算速度。
问答题 如何用VerilogHDL模块来描述总线的操作？为什么总线的操作必须有严格的时序控制？
